Come faccio a parallelizzare un blocco di RAM?Scopriamo come fare a aumentare il numero di bit della parola di una RAMWebsitehttps://surf-vhdl.comTelegram channelhttps://t.me/SurfVhdlYou can contact memail: [email protected]: https:

#26-Ottimizzazione di moltiplicatori

May 13th, 2019 6m 25s

In questa puntata vediamo come fare per ottimizzare un moltiplicatore in condizioni particolarihttps://surf-vhdl.link/OptimizationVhdl12b25Websitehttps://surf-vhdl.comTelegram channelhttps://t.me/SurfVhdlYou can contact memail: podcast@surf-vhd

#25-Serial-to-Parallel e Parallel-to-Serial

Apr 28th, 2019 8m 32s

Link ai post Serial to parallel e Parallel to Serialhttps://surf-vhdl.link/332b9Sitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLPodcastSe vuoi contattarmi per suggerimenti o chiarimentimail: [email protected]: https://t

Q&A#3 Alla ricerca del clock perduto

Apr 23rd, 2019 8m 19s

In questo episodio rispondiamo alla domanda su come connettere un clock ad una FPGA.Websitehttps://surf-vhdl.comTelegram channelhttps://t.me/SurfVhdlYou can contact memail: [email protected]: https://t.me/francesco_surfvhdlTeachable

Q&A#2-cosa è il dithering

Apr 10th, 2019 5m 2s

In questo episodio scopriamo cosa è il dithering e quando possiamo utilizzare questa tecnica.Websitehttps://surf-vhdl.comTelegram channelhttps://t.me/SurfVhdlYou can contact memail: [email protected]: https://t.me/francesco_surfvhdl

Sveliamo il segreto: A cosa serve il VHDL

Apr 1st, 2019 8m 21s

Finalmente l'ho capito anche io.In questa puntata voglio svelare il segreto del perché si utilizza il VHDL.Scopriamolo insieme ad un ospite specialeWebsitehttps://surf-vhdl.comTelegram channelhttps://t.me/SurfVHDLPodcastYou can contact memail:

#24-rendiamo parametriche le nostre entità

Dec 30th, 2018 7m 13s

Rendiamo parametriche le nostre entità.Link alle immagini di questa puntata.Sitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLPodcastSe vuoi contattarmi per suggerimenti o chiarimentimail: [email protected]: https://t.me/

#23-per superare la monotonia

Dec 29th, 2018 10m 36s

Per superare la monotonia, invece si riscrivere lo stesso codice, impariamo ad implementare le strutture iterativeLink alle immagini di questa puntata.https://t.me/SurfVHDLPodcast/77Sitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLP

#22-ogni tanto bisogna scendere a compromessi

Dec 28th, 2018 8m 13s

Ogni tanto bisogna scendere a compromessi.Impariamo a implementare le condizioni in VHDLLink alle immagini di questa puntata.Sitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLPodcastSe vuoi contattarmi per suggerimenti o chiarimentim

#21-Wait... fermiamoci

Dec 27th, 2018 18m 31s

Fermiamoci per un po’. Il WAITLink alle immagini di questa puntata.t.me/SurfVHDLPodcast/65Sitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLPodcastSe vuoi contattarmi per suggerimenti o chiarimentimail: [email protected]:

#20-Processi

Dec 20th, 2018 12m 5s

Finalmente andiamo a processo… non quello che pensi tu, ma qualcosa di sequenziale in un mondo concorrente. Link alle immagini di questa puntata.Sitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLPodcastSe vuoi contattarmi per suggeri

#19-Packages

Dec 17th, 2018 15m 16s

Introduciamo uno strumento molto utile in VHDL che ci permette di creare le nostre librerieLink alle immagini di questa puntata.Sitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLPodcastSe vuoi contattarmi per suggerimenti o chiarimen

#18-Oggetti in VHDL

Dec 14th, 2018 13m 34s

Dopo I segnali, vediamo gli altri tipi di oggetti predefiniti in VHDLLink alle immagini di questa puntata.Sitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLPodcastSe vuoi contattarmi per suggerimenti o chiarimentimail: podcast@surf-v

#17-i segnali

Dec 10th, 2018 13m 59s

Introduciamo il concetto di segnale in VHDL. Cosa è ed a cosa serve.Link alle immagini della puntatat.me/SurfVHDLPodcast/52Sitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLPodcastSe vuoi contattarmi per suggerimenti o chiarimentimai

#16-ancora sul concetto di driver

Dec 5th, 2018 11m 48s

Riprendiamo ancora il concetto fondamentale di driverPer seguire meglio la puntata sul canale telegram trovi le immagini relative a questa puntata:t.me/SurfVHDLPodcast/49Sitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLPodcastSe vuo

#15-il concetto di driver

Dec 3rd, 2018 8m 26s

Introduciamo un concetto fondamentale nella progettazione hardware: il driverPer seguire meglio la puntata sul canale telegram trovi le immagini relative a questa puntata:t.me/SurfVHDLPodcast/44Sitohttps://surf-vhdl.comCanale telegramhttps://t.

#14-finalmente iniziamo a ricordare qualcosa il flip-flop

Nov 26th, 2018 16m 7s

Introduciamo finalmente gli elemento di memoria sequenziale: il Flip-FlopLink alle immagini della puntata:https://t.me/SurfVHDLPodcast/42Sitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLPodcastSe vuoi contattarmi per suggerimenti o

#13-simuliamo

Nov 23rd, 2018 11m 39s

Fermiamoci un attimo e vediamo cosa utilizzare per simulare il nostro progetto VHDLLink al post che spiega come scaricare Modelsimhttps://surf-vhdl.link/modelsimLink alle immagini della puntatahttps://t.me/SurfVHDLPodcast/38Sitohttps://surf-vhd

#12-bisogna arrivare in orario... usiamo il clock

Nov 22nd, 2018 10m 44s

Introduciamo il concetto di clock in un progetto digitaleimmagini sul canale telegramhttps://t.me/SurfVHDLPodcast/36Sitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLPodcastSe vuoi contattarmi per suggerimenti o chiarimentimail: podc

#11-aggaciamento

Nov 20th, 2018 9m 40s

Riprendiamo il discorso di ieri e vediamo un esempio pratico di codice VHDL per collegare i componenti all’interno di una entitàlink alle immagini sul canale telegramhttps://t.me/SurfVHDLPodcast/33Sitohttps://surf-vhdl.comCanale telegramhttps:/

#10-Jeeg robot d’acciaio

Nov 19th, 2018 6m 47s

Prepariamoci a lanciare i componenti...link alle immagini sul canale telegramhttps://t.me/SurfVHDLPodcast/29File di esempio da scaricarehttps://t.me/SurfVHDLPodcast/30Sitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLPodcastSe vuoi c

#Q&A-1-linguaggio di programmazione vs VHDL

Nov 17th, 2018 12m 24s

Iniziamo l'esperimento della rubrica Q&A dove risponderò alle vostre domande con un mini-podcast dedicato.In questa prima puntata risponderò alla domanda di Daniele Di MauroSe vuoi contattarmi per suggerimenti o chiarimentimail: podcast@surf-vh

#9-concorrenza

Nov 16th, 2018 8m 8s

Oggi è tosta, quando si parla di concorrenza è sempre tosta. Però non è la concorrenza che stai immaginando. Non si tratta di negozi, vendite o cose simili... scopriamo in concetto di concorrenza in VHDL in questa puntatalink alle figure sul ca

#8-altro che ingegneri… qui ci sono gli architetti

Nov 15th, 2018 12m 57s

Cosa è una ENTITY in VHDL? Scopriamolo in questa puntataquesto il link alle immagini di questa puntatahttps://t.me/SurfVHDLPodcast/20https://t.me/SurfVHDLPodcast/21https://t.me/SurfVHDLPodcast/22file da scaricarehttps://t.me/SurfVHDLPodcast/24S

#7-e poi come lo provo?

Nov 14th, 2018 10m 43s

“Non funziona mai niente e quando funziona è perché non lo abbiamo controllato abbastanza"In ricordo del mio collega VincenzoSitohttps://surf-vhdl.comCanale telegramhttps://t.me/SurfVHDLPodcastSe vuoi contattarmi per suggerimenti o chiarimentim